Één van Eindeti 12-BEETJE Van geïntegreerde schakelingen TMS320F2812ZAYA

De Elektronische Componenten Texas Instruments /TI TMS320F2812ZAYA van IC

Eigenschappen voor TMS320F2812

• Krachtige statische CMOS technologie
  • 150 Mhz (cyclusduur 6,67-NS)
  • Low-power (kern 1,8-v bij 135 Mhz, 1,9-v kern bij 150 Mhz, 3,3-v I/O) ontwerp
• JTAG-de steun van het grensaftasten
  • Haven van de de Testtoegang van IEEE van IEEE Standard 1149.1-1990 de Standaard en grens-Aftasten Architectuur
• Krachtige cpu met 32 bits (TMS320C28x)
  • 16 de verrichtingen van MAC × 32 van × 16 en 32
  • 16 × 16 dubbel MAC
  • De busarchitectuur van Harvard
  • Atoomverrichtingen
  • Onderbreek snel reactie en verwerking
  • Verenigd geheugen programmeringsmodel
  • 4M het lineaire programma/bereik van het gegevensadres
  • Code-efficiënt (in C/C++ en Assemblage)
  • TMS320F24x/IF240x bewerker broncodecompatibel systeem
• Op-spaandergeheugen
  • Tot de flits × 16 van 128K (Vier 8K de sectoren × 16 van 16K van × 16 en zes)
  • ROM van 1K × 16 OTP
  • L0 en L1: 2 blokken van 4K × 16 elke enig-Toegang RAM (SARAM)
  • H0: 1 blok van 8K × 16 SARAM
  • M0 en M1: 2 blokken van 1K × 16 elke SARAM
• Laarsrom (4K × 16)
  • Met de wijzen van de softwarelaars
  • Standaardwiskundelijsten
• Externe interface (F2812)
  • Meer dan 1M × 16 totaal geheugen
  • Programmeerbare wachtstatussen
  • Programmeerbare lees-schrijfstroboscooptiming
  • Selecteert individuele spaander drie
• Endianness: Weinig endian
• Klok en systeemcontrole
  • Op-spaanderoscillator
  • Watchdog-timermodule
• Externe drie onderbreken
• Rand onderbreek Uitbreidings (PASTEI) blok dat steunen 45 rand onderbreekt
• Drie cpu-tijdopnemers met 32 bits
• veiligheidssleutel/slot met 128 bits
  • Beschermt flash/OTP en L0/L1 SARAM
  • Verhindert ingebouwde programmatuur omgekeerd-techniek
• De randapparatuur van de motorcontrole
  • Twee Gebeurtenismanagers (EVA, EVB)
  • Compatibel systeem aan 240xA-apparaten
• Seriële poortrandapparatuur
  • Periodiek Peripheral interface (SPI)
  • Twee Periodieke Communicatie Interfaces (SCIs), standaarduart
  • Verbeterd Controlemechanisme Area Network (eCAN)
  • Als buffer opgetreden voor Seriële poort met meerdere kanalen (McBSP)
• 12-beetje ADC, 16 kanalen
  • 2 × 8 de multiplextelegraaf van de kanaalinput
  • Sample-and-Hold twee
  • Kies/gelijktijdige omzettingen uit
  • Snelle conversieverhouding: 80 ns/12.5 MSPS
• Tot 56 I/O spelden Voor algemeen gebruik (van GPIO)
• Geavanceerde wedijvereigenschappen
  • Analyse en breekpuntfuncties
  • De realtime zuivert via hardware
• De ontwikkelingshulpmiddelen omvatten
  • ANSI C/C++ compiler/assembleur/linker
  • Winde van Studio ™ van de codecomponist
  • DSP/BIOS™
  • JTAG-aftastencontrolemechanismen
    • Haven van de de Testtoegang van IEEE van IEEE Standard 1149.1-1990 de Standaard en grens-Aftasten Architectuur
• Low-power wijzen en machtsbesparingen
  • NUTTELOOS, RESERVE, gesteunde HALTwijzen
  • Maak individuele randklokken onbruikbaar
• Pakketopties
  • 179-bal MicroStar BGA™ met externe geheugeninterface (GHH, ZHH) (F2812)
  • 176-speld laag-Profielvierling Flatpack (LQFP) met externe geheugeninterface (PGF) (F2812)
  • 128-speld LQFP zonder externe geheugeninterface (PBK) (F2810, F2811)
• Temperatuuropties
  • A: – 40°C aan 85°C (GHH, ZHH, PGF, PBK)
  • S: – 40°C aan 125°C (GHH, ZHH, PGF, PBK)
  • Q: – 40°C aan 125°C (PGF, PBK) (kwalificatie aec-Q100 voor automobieltoepassingen)